第五章 输入输出系统

5.2 I/O方式

中国大学MOOC
中国大学MOOC搜索：计组期末突击

5.2 I/O方式

本小节知识点分析

知识点	主要内容	难度	考频	常见题型	复习要点
1. 程序查询方式	1-1 基本概念	★★★		填空、判断、选择	了解概念
2. 程序中断方式	2-1 中断的概念	★★★		填空、判断、选择	了解概念
	2-2 中断的过程	★★★★	必考		重点，理解概念，注意细节，加强记忆
	2-3 多重中断	★★★★	高频		
3. DMA方式	3-1 基本概念	★★★		填空、判断、选择	了解概念
	3-2 传送方式	★★★★	高频		重点，理解三种方式的区别
	3-3 传输过程	★★★			
4. 本小节综合题目		★★★★★	高频	综合计算题	重点，和其它章节的综合题

中国大学MOOC

5.2 I/O方式

本小节主要讲解：

- 程序查询方式 → 基本原理
- 程序中断方式
  - 基本概念
  - 工作过程
  - 多重中断
- DMA方式
  - 基本概念
  - 传送方式
  - 传输过程

特别要注意所有的概念，以记忆为主，多为选择填空题， 部分会有简答题

中国大学MOOC

5.2 I/O方式

1. 程序查询方式

- 完全由CPU执行程序，来控制主机与外设之间的信息传送
- 工作过程：先由主机通过启动指令启动外设工作，启动后主机用测试指令不断查询外设工作是否完成，一旦外设工作完成，就可进行数据传送了
- 特点：控制简单，但是主机和外设是串行工作的。当外设速度很慢时，主机大量时间被消耗在测试等待中，使主机不能充分发挥效率



5.2 I/O方式

1. 程序查询方式

相关题目

1. 在程序查询方式的输入输出系统中， 假设不考虑处理时间， 每一个查询操作需要100个时钟周期，CPU 的时钟频率为50MHz。现在有鼠标和硬盘两个设备， 而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据， 即每32位被CPU查询一次， 传输率为2MBps。 求CPU对这两个设备查询所花费的时间比率， 由此可得出什么结论?

解： 鼠标：CPU必须每秒对鼠标进行30次查询，每一个查询操作需要100个时钟周期

需要的时钟周期数为：$100 \times 30 = 3000$

CPU 的时钟频率为50MHz，每秒的时钟周期数$= 50 \times 10^6$个时钟周期

查询鼠标所占的比率$= [3000 \div (50 \times 10^6)] \times 100\% = 0.006\%$

5.2 I/O方式

1. 程序查询方式

相关题目

1. 在程序查询方式的输入输出系统中， 假设不考虑处理时间， 每一个查询操作需要100个时钟周期，CPU 的时钟频率为50MHz。现在有鼠标和硬盘两个设备， 而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据， 即每32位被CPU查询一次， 传输率为2MBps。 求CPU对这两个设备查询所花费的时间比率， 由此可得出什么结论?

解： 硬盘：每32位（4B）被CPU查询一次， 传输率为2MBps，每秒传输2MB

$2MB \div 4B = 512K$， 每秒可以查询512K次

每秒查询的时钟周期数$= 100 \times 512 \times 1024 = 52.4 \times 10^6$（个）

查询硬盘所占的比率$= \left[\left(52.4 \times 10^6\right) \div \left(50 \times 10^6\right)\right] \times 100\% = 105\%$

CPU一般不采用程序查询的方式与磁盘交换信息

5.2 I/O方式

2. 程序中断方式

2-1 基本概念

- 中断：是指CPU中止现行程序的执行，转而执行另一个更紧迫事件的程序，一旦处理完毕，自动返回原来被中断的程序



- 中断的功能
  - 实现CPU与I/O设备的并行工作
  - 处理硬件故障和软件错误
  - 实现人机交互，用户干预机器需要用到中断系统
  - 实现多道程序、分时操作，多道程序的切换需借助于中断系统
  - 实时处理需要借助中断系统来实现快速响应
  - 实现应用程序和操作系统（管态程序）的切换，称为“软中断”。
  - 多处理器系统中各处理器之间的信息交流和任务切换

5.2 I/O方式

2. 程序中断方式

2-2 中断的工作过程

中断请求 → 中断判优 → 中断响应 → 中断处理 → 中断返回

- 中断源：引起中断的事件， 即发出中断请求的来源
- 中断源的种类
  - 外中断：I/O设备、定时中等来自外部设备的中断
  - 内中断：处理器硬件故障或程序“出错”引起的中断
  - 软中断：由Trap指令产生，是在程序中预先安排好的
- 中断触发器：当中断触发器为1时， 向CPU发出“中断请求”信号
  - 非屏蔽中断(不可屏蔽中断)： 即使在关中断的情况下也会被响应，内中断和严重的外中断
  - 可屏蔽中断：可通过中断请求标记触发器控制，且受中断标志位的影响，在关中断情况下不接受中断请求

5.2 I/O方式

2. 程序中断方式

2-2 中断的工作过程

中断请求 → 中断判优 → 中断响应 → 中断处理 → 中断返回

- 中断优先权：有多个中断同时发生时，对各个中断响应的优先次序
- 中断响应判优
  - 中断响应优先级：CPU响应中断请求的先后顺序
  - 中断判优逻辑是通过硬件排队器实现的
- 常规的优先级别：
  - 不可屏蔽中断>内部异常>可屏蔽中断
    硬件故障 >软件中断
  - DMA中断请求优先于I/O设备传送的中断请求
  - 高速设备优先于低速设备
  - 输入设备优先于输出设备

特别注意

5.2 I/O方式

2. 程序中断方式

2-2 中断的工作过程

中断请求 → 中断判优 → 中断响应 → 中断处理 → 中断返回

- CPU响应中断的条件
  - 中断源有中断请求
  - CPU允许中断及开中断
  - 一条指令执行完毕 记住

中断响应条件满足后， 转入中断服务程序， 进行中断处理

- “中断允许”触发器
  - 通过“开中断”或“关中断”指令进行置位和复位。只有触发器状态为1时，才允许响应中断
- “中断屏蔽”触发器
  - 为每个中断源设置一个中断屏蔽触发器， 屏蔽此设备的中断请求，各个设备的中断屏蔽触发器组成中断屏蔽寄存器

5.2 I/O方式

2. 程序中断方式

2-2中断的工作过程

中断请求 → 中断判优 → 中断响应 → 中断处理 → 中断返回

- 中断处理过程
  - 关中断 → 进入不可再次响应中断的状态
  - 保存断点和现场 → 把当前的PC值、程序状态字、中断屏蔽寄存器等保存起来
  - 判断中断源，转向中断服务程序 → 根据中断源，转入相应的中断服务程序
  - 开中断 → 允许更高级的中断请求得到响应， 实现中断嵌套
  - 执行中断服务程序 → 执行实际有效的中断处理工作
  - 关中断 → 再次进入不可中断的状态， 准备退回源程序， 恢复断点、恢复现场
  - 开中断、中断返回 → 中断程序执行完毕，开中断， 返回原程序执行

中断隐指令

特别注意

中断工作过程为高频考点

5.2 I/O方式

2. 程序中断方式

2-2 中断的工作过程

中断请求 → 中断判优 → 中断响应 → 中断处理 → 中断返回

- 中断返回

  - 开中断、中断返回 → 中断程序执行完毕，开中断， 返回原程序执行

中国大学MOOC

5.2 I/O方式

2. 程序中断方式

2-3 中断服务程序入口地址的形成

- 有两种方法：向量中断和非向量中断
  - 中断向量表：在主存中用来存放所有中断向量的区域
  - 中断向量法：CPU响应中断后，通过识别中断源获得中断类型号，然后据此计算出对应中断向量的地址；再根据该地址从中断向量表中取出中断服务程序的入口地址，并送入程序计数器PC，以而执行中断服务程序
  - 向量中断：采用中断向量法的中断

中断向量是中断服务程序入口地址，中断向量地址是中断服务程序入口地址的地址

注意选择题

5.2 I/O方式

2. 程序中断方式

2-3 多重中断

- 单重中断和多重中断
  - 单重中断：若CPU在执行中断服务程序的过程中，不响应更高优先级的中断请求
  - 多重中断：若CPU暂停现行的中断服务程序，转去处理新的中断请求
- 具备多重中断必须满足的条件
  - 在中断服务程序中提前设置开中断指令
  - 优先级别高的中断源有权中断优先级别低的中断源

5.2 I/O方式

2. 程序中断方式

2-3 多重中断

- 优先级控制
  - 当同时有多个不同优先级的中断请求时，CPU优先响应最高优先级的中断请求
  - 高优先级的中断请求可以中断正在运行的低优先级的中断
  - 对于同级别的多个中断,它们将按照先来后到的顺序,即相互屏蔽

中断屏蔽字中1越多，表示其优先级越高，反之，0越多，优先级越低

- 中断屏蔽字
  - 每个中断源都有一个屏蔽触发器
  - 1表示屏蔽，0表示可以正常申请中断
  - 所有屏蔽触发器组合在一起,构成一个屏蔽字寄存器，屏蔽字寄存器的内容称为屏蔽字

举例： 设某机有4个中断源A、B、C、D，优先次序为A>B>C>D,现要求将中断处理次序改为D>A>C>B，写出每个中断源对应的屏蔽字

解： D具有最高优先级，可以屏蔽A、B、C、D，1111

A次之，可以屏蔽A、C、B，1110

C再次之，可以屏蔽C、B，0110

B最低，可以屏蔽B，0100

5.2 I/O方式

2. 程序中断方式

相关题目：

1. 在中断周期中 ，将允许中断触发器置“0”的操作由（**B** ）完成。

A. 硬件　B. 关中断指令

C. 开中断指令　　D. 软件

允许中断触发器为“0”，表示不允许中断， 也就是关闭中断

2. 当有中断源发出请求时，CPU可执行相应的中断服务程序，可以提出中断的有（ **A** ）。

①外部事件 ②Cache ③虚拟存储器失效 ④浮点数运算上溢 ⑤浮点数运算下溢

A.①③④　B. ①⑤　C. ①②⑤　D. ①③⑤

外部事件都是属于外中断的。Cahce完全是由硬件实现的，不会涉及中断层面。虚拟存储器失效，如缺页等会发出缺页中断，属于内中断。浮点数运算下溢直接会当作机器零处理而不会引起中断，浮点数上溢表示超出了浮点数的表示范围，属于内中断

5.2 I/O方式

2. 程序中断方式

相关题目：

3.中断响应由高到低的优先次序宜用（ **B** ）。

A. 访管→程序性→机器故障

B. 访管→程序性→重新启动

C. 外部→访管→程序性

D. 程序性→I/O→访管

所谓访管，指的是访管中断，是由机器指令提供的特殊指令，该类指令执行时将会引起中断， 是内中断。比外部的中断优先级要高。所以C和D都不对，程序性、机器故障、都属于强制中断，重新启动属于自愿性中断。

4. 在具有中断向量表的计算机中，中断向量地址是（ **C** ）。

A. 子程序入口地址

B. 中断服务程序的入口地址

C. 中断服务程序的入口地址的地址

D. 中断程序断点

中断向量是中断服务程序入口地址， 中断向量地址是中断服务程序入口地址的地址

5.2 I/O方式

2. 程序中断方式

相关题目：

5. 中断响应是在（ C ）。

A.一条指令执行开始　　B一条指令执行中间

C.一条指令执行之末　D.一条指令执行的任何时刻

中断响应只能发生在一条指令结束之末

6. 在中断响应周期中，由（ B ）将允许中断触发器置0。

A.关中断指令　　B.中断隐指令

C.开中断指令　　D.中断服务程序

允许中断触发器置0， 就是关中断，是由中断隐指令来完成的

中国大学MOOC

5.2 I/O方式

2. 程序中断方式

相关题目：

7. 在中断响应周期中，CPU主要完成的工作是（ **A** ）。

A.关中断，保护断点，发中断响应信号并形成向量地址

B.开中断，保护断点，发中断响应信号并形成向量地址

C.关中断，执行中断服务程序

D.开中断，执行中断服务程序

在中断响应周期，就是要关掉中断，然后保护断点。同时，形成中断程序的入口地址

8. 某计算机有4级中断，优先级从高到低为1-2-3→4。若将优先级顺序修改，改后1级中断的屏蔽字为1101，2级中断的屏蔽字为0100，3级中断的屏蔽字为1111，4级中断的屏蔽字为0101，则修改后的优先顺序从高到低为（ **B** ）。

A. 1→2→3→4　　B. 3→1→4→2

C. 1→3→4→2　　D. 2→1→3→4

中断屏蔽字中1越多，表示其优先级越高，反之，0越多，优先级越低

5.2 I/O方式

2. 程序中断方式

相关题目：

9. 某计算机有五级中断，$L_4 \sim L_0$，中断屏蔽字为$M_4M_3\ \ M_2\ \ M_1\ \ M_0$，$M_i = 1(0 \le i \le 4)$表示对$L_i$级中断进行屏蔽。 若中断响应优先级从高到低的顺序是$L_4 \rightarrow L_0 \rightarrow L_2 \rightarrow L_1 \rightarrow L_3$，则$L_1$的中断处理程序中设置的中断屏蔽字是（ D ）。

A. 11110　　B. 01101　　C. 00011　　D. 01010

若中断响应优先级从高到低的顺序是$L_4 \rightarrow L_0 \rightarrow L_2 \rightarrow L_1 \rightarrow L_3$，L1，它能够屏蔽掉的只有L3和它本身，只有在M3和M1位上为1， 其他的为0，

10. 若某设备中断请求的响应和处理时间为100ns，每400ns发出一次中断请求，中断响应所允许的最长延迟时间为50ns， 则在该设备持续工作过程中， CPU用于该设备的I/O时间占整个CPU时间的百分比至少是（ B ）。

A. 12.5%　　B. 25%　　C. 37.5%　　D. 50%

解： 每400纳秒，才能发出一次中断请求

中断请求发出后，要进行中断响应， 要有一个不超过50纳秒延迟，然后开始中断处理，100ns

400ns中， 延迟50ns， 只有100ns的中断处理时间

所以，占比就是25%

5.2 I/O方式

3. DMA方式

3-1 基本概念

- DMA数据传送方式：DMA控制器从CPU完全接管对总线的控制， 数据交换不经过CPU， 而是直接在内存和I/O设备之间进行
- 一般用于高速传送成组的设备



5.2 I/O方式

3. DMA方式

3-2 DMA方式的特点

- 它使主存与CPU的固定联系脱构、主存既可被CPU访问，又可被外设访问
- 在数据块传送时，主存地址的确定、传送数据的计数等都由硬件电路直接实现
- 主存中要开成专用缓冲区，及时供给和接收外设的数据
- DMA传送速度快，CPU和外设并行工作，提高了系统效率
- DMA在传送开始前要通过程序进行预处理，结束后要通过中断方式进行后处理

注意选择填空题

中国大学MOOC

5.2 I/O方式

3. DMA方式

3-3 DMA的传送方式

- 停止CPU访问（成组联系传送方式）



CPU响应DMA请求后，让出存储总线，直到一组数据传送完毕后，DMA控制器才把总线控制权交还给CPU。这种方法适合于存储速度较快的小容量存储器。

5.2 I/O方式

3. DMA方式

3-2 DMA方式的特点

- 周期挪用方式（单字传送方式、周期窃取方式）



当I/O和CPU同时请求访问主存时， 就会出现访问冲突， 此时，CPU暂时放弃总线占有权， 由I/O挪用一个或几个存储周期，CPU暂停工作

5.2 I/O方式

3. DMA方式

3-2 DMA方式的特点

- 透明DMA方式（DMA与CPU交替操作方式，总线周期分时方式）



标准DMA工作方式， 如果DMA和CPU同时需要访问存储总线， 则DMA的优先级高于CPU

5.2 I/O方式

3. DMA方式

3-3 DMA数据传输过程

- DMA的传送过程分为预处理、数据传送和后处理3个阶段





5.2 I/O方式

3. DMA方式

3-4 DMA方式和中断方式的区别

- 中断方式是程序的切换，需要保护和恢复现场；而DMA方式除了预处理和后处理，其他时候不占用CPU的任何资源
- 对中断请求的响应只能发生在每条指令执行完毕时（即指令的执行周期后）；而对DMA请求的响应可以发生在每个机器周期结束时（在取指周期、间址周期、执行周期后均可），只要CPU不占用总线就可被响应
- 中断传送过程需要CPU的干预；而DMA传送过程不需要CPU的干预
- DMA请求的优先级高于中断请求
- 中断方式具有对异常事件的处理能力，而DMA方式仅局限于传送数据块的I/O操作
- 从数据传送来看，中断方式靠程序传送，DMA方式靠硬件传送

注意简答题

中国大学MOOC

5.2 I/O方式

3. DMA方式

相关题目

1. 在采用DMA方式高速传输数据时，数据传送是（ **B** ）。

A. 在总线控制器发出的控制信号控制下完成的

B. 在DMA控制器本身发出的控制信号控制下完成的

C. 由CPU执行的程序完成的

D. 由CPU响应硬中断处理完成的

DMA方式的传输是通过DMA控制器完成的， 不需要CPU过多的干预

2. 采用DMA方式传送数据时，每传送一个数据就要占用一个（ **C** ）时间。

A. 指令周期

B. 机器周期

C. 存储周期

D. 总线周期

DMA传输方式是通过CPU让出存储总线，主存和外设之间直接进行，所以是存储周期

5.2 I/O方式

3. DMA方式

相关题目

3. 在各种I/O方式中，中断方式的特点是（ B ），DMA方式的特点是（ D ）。

A. CPU与外设串行工作，传送与主程序串行工作

B. CPU与外设并行工作，传送与主程序串行工作

C. CPU与外设串行工作，传送与主程序并行工作

D. CPU与外设并行工作，传送与主程序并行工作

中断方式和DMA方式都可以实现CPU和外设的并行工作， 但是由于中断程序需要CPU进行处理，因此，中断的处理程序和主程序是串行工作的，而DMA方式的数据传送处理是由DMA控制完成的，所以和主程序可以并行工作

4. 在DMA传送方式中，由（ C ）发出DMA请求，在传送期间总线控制权由（ ）掌握。

A. 外部设备、CPU

B. DMA控制器、DMA控制器

C. 外部设备、DMA控制器

D. DMA控制器、内存

在DMA方式中， DMA请求是由外围设备发出的， 而总线控制权是由DMA控制器控制的

5.2 I/O方式

3. DMA方式

相关题目

5. 在DMA方式下，数据从内存传送到外设经过的路径是（ **B** ）。

A. 内存→数据总线→数据通路→外设

B. 内存→数据总线→ DMAC →外设

C. 内存→数据通路→数据总线→外设

D. 内存→CPU→外设

在DMA方式下， 数据从内存到外设是需要经过数据总线和DMA控制器的

6. 下列关于中断I/O方式和DMA方式比较的叙述中， 错误的是（ **D** ）。

A. 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权

B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

C. 中断I/O方式下数据传送通过软件完成，DAM方式下数据传送由硬件完成

D. 中断I/O方式适用于所有外部设备， DMA方式仅适用于快速外部设备

中断方式一般适合于数据传输率比较低的外部设备， 而DMA方式一般适用于快速外部设备

5.2 I/O方式

4. 本小节的综合题目

1. 某计算机的CPU主频为$500MHz$，CPI为5。假定某外设的数据传输速率为$0.5MB/s$，采用中断方式与主机进行数据传送，以32位字长为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于两条指令的执行时间。请回答下列问题，要求给出计算过程。

（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?

解：（1）中断方式下， 中断的执行时间：$18 \times 5 + 2 \times 5 = 100$(个时钟周期数)

外设的数据传输速率为$0.5MB/s$，以32位（$4B$）字长为传输单位

传输次数等于传输速率与每次传输数据量的比，每秒申请的中断次数：$\frac{0.5MB}{4B} \approx 125000$（次）

100*125000=12500000（时钟周期数）=12.5M（个时钟周期数）

CPU用于外设I/O的时间占整个CPU时间的百分比为：

$$\frac{12.5M}{500M} \times 100\% = 2.5\%$$

5.2 I/O方式

1. 某计算机的CPU主频为$500MHz$，CPI为5。假定某外设的数据传输速率为$0.5MB/s$，采用中断方式与主机进行数据传送，以32位字长为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于两条指令的执行时间。请回答下列问题，要求给出计算过程。

（2）当该外设的数据传输速率达到$5MB/s$时，改用DMA方式传送数据。假设每次DMA传送大小为$5000B$，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少（假设DMA与CPU之间没有访存冲突）？

解： 外设数据传输速率提高到5MB/s时， 1s内需要生产的DMA次数为：

$$5MB/5000B \approx 1000$$

CPU用于DMA处理的总开销：$500 \times 1000 = 500\,000 = 0.5 \times 10^6$个时钟周期

CPU用于外设I/O的时间占整个CPU时间的百分比分

$$\frac{0.5 \times 10^6}{500 \times 10^6} \times 100\% = 0.1\%$$

5.2 I/O方式

4. 本小节的综合题目

2. 假定某计算机的CPU主频为80MHz，CPI为4，平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽带为32位。回答下列问题。

（1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑DMA传送的情况下、主存带宽至少达到多少才能满足CPU的访存要求?

解：（1）题目中给出CPU主频为80MHz，CPI为4，

$$MIPS = \frac{\text{时钟频率}}{\text{平均}CPI\times10^6} = \frac{80M}{4\times10^6} = 20$$

该计算机的MIPS是20，表示每秒执行20M条指令

平均每条指令访存1.5次， Cache的命中率为99%，

每秒Cache的缺失次数=20M*1.5*0.01=300K

主存与Cache之间交换的块大小为16B， 主存的带宽=16B*300K/s=4.8MB/s

在不考虑DMA传送的情况下、主存带宽至少达到4.8MB/s才能满足CPU的访存要求

5.2 I/O方式

4. 本小节的综合题目

2. 假定某计算机的CPU主频为80MHz，CPI为4，平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽带为32位。回答下列问题。

（2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生多少次缺页异常？若页面大小为 4KB，每次缺页都需要访问磁盘，访问磁盘时DMA传送采用周期挪用方式，磁盘I/O接口的数据缓冲寄存器为32位，则磁盘I/O接口平均每秒发出的DMA请求次数至少是多少？

解： 每秒Cache的缺失次数=20M*1.5*0.01=300K

存在0.0005%的缺页率，CPU平均每秒产生次缺页异常的次数=300K*0.0005%=1.5次

存储器总线宽带为32位，每和硬盘交换一次数据，就发出一次DMA请求，每次缺页都要访问磁盘

每秒DMA请求的次数=1.5*4KB/4B=1.5K

5.2 I/O方式

4. 本小节的综合题目

2. 假定某计算机的CPU主频为80MHz，CPI为4，平均每条指令访存1.5次，主存与Cache之间交换的块大小为16B，Cache的命中率为99%，存储器总线宽带为32位。回答下列问题。

(3) CPU和DMA控制器同时要求使用存储器总线时， 哪个优先级更高？为什么？

解： （3） DMA的优先级更高

因为，如果DMA请求得不到及时响应， I/O传输数据可能丢失

5.2 I/O方式

本小节需要掌握的内容

- 程序查询方式 → **了解基本概念**
- 程序中断方式 → **本小节的重点内容，以选择填空题为主**
- DMA方式 → **重点了解基本工作了解，特别是三种传输方式**

重点关注选择、填空和简答题

中国大学MOOC

本课时结束 记得复习哦

中国大学MOOC
中国大学MOOC搜索：计组期末突击